전시장소: 독일 뮌헨  

부스 No.: A3L-G 

참가일자: 2025.09.09

연구제목: A 20-56 Gb/s Inductor-Less Optical Receiver with Passive Hybrid S2D and Octave-Rate Look-Ahead DFE in 28-nm CMOS

연구내용:

본 논문에서는 고속 광통신 수신기의 회로 설계를 제안하였다. 핵심적으로 주목할 부분은 Single-to-Differential(S2D) 회로와 look-ahead DFE 구조이다. 기존 S2D 회로는 출력 신호 간 이득(gain)과 위상(phase)의 불일치로 인해 decision block에서 오류가 발생하는 문제가 있었다. 이에 본 논문에서는 이러한 불일치를 최소화하는 회로를 제안하였으며, S2D 블록에 피드백 경로를 추가하여 기존 대비 이득 불일치를 약 78%, 위상 불일치를 약 85% 줄일 수 있었다. 또 다른 핵심은 octave-rate 기반 decision block이다. 기존 DFE는 고속 동작 시 타이밍 제약을 만족하기 어렵기 때문에 look-ahead 방식을 적용하였으나, quarter-rate 구조에서도 여전히 제약이 컸다. 본 논문에서는 이를 해결하기 위해 octave-rate 방식을 도입하였고, 이를 통해 클록 주파수를 절반으로 낮추면서도 타이밍 제약은 두 배 완화시킬 수 있었다. 해당 수신기는 28-nm CMOS 공정으로 구현되었으며, off-chip 포토다이오드를 사용해 측정되었다.

전시장소: 독일 뮌헨  

부스 No.: B3L-G 

참가일자: 2025.09.10

연구제목: A 0.65-pJ/b, 11-Gb/s/pin Transmitter Employing Edge-Controlled Crosstalk Cancellation For Near Complete Suppression of Crosstalk-Induced Jitter 

연구내용:

본 논문에서는 크로스토크 유발 지터(CIJ)를 거의 완전히 제거하는 엣지 제어 크로스토크 캔슬레이션(EC-XTC) 기법을 적용한 11 Gb/s/pin, 5채널 송신기(TX)를 제안한다. 제안된 구조는 엣지 컨트롤러가 1-UI 펄스의 전압 레벨을 변조하여 초기 전이 기울기를 강화하고, 이를 통해 피드포워드 XTC 드라이버를 구동한다. 드라이버 세기와 엣지 컨트롤러의 부스트 레벨을 공동 최적화함으로써 CIJ를 효과적으로 최소화하였다. 28-nm CMOS 공정으로 제작된 프로토타입은 인접 간섭 채널의 유무와 관계없이 BER 10⁻⁹ 조건에서 0.506 UI의 수평 아이 개구를 유지하며, 약 100%에 가까운 CIJ 제거 성능을 입증하였다. 제안된 TX 코어(5채널 드라이버와 EC-XTC 회로 포함)는 11 Gb/s/pin에서 0.65 pJ/b의 에너지 효율을 달성하였다.

전시장소: 독일 뮌헨  

부스 No.: C2L-G 

참가일자: 2025.09.11

연구제목: A 12b 1GS/s SAR-Assisted Pipelined ADC with Gain-Error-Cancelled Dual-Path Amplifier and Partially Look-Ahead Parallel Quantization 

연구내용:

이 논문은 12비트, 1GS/s SAR-assisted 파이프라인 ADC를 제안하며, 고속과 고해상도를 동시에 달성하기 위해 두 가지 핵심 기술을 도입했다. 첫째, 이득 오차 보상형 듀얼-패스 증폭기(gain-error-cancelled dual-path amplifier)는 클로즈드 루프 경로의 이득 오차를 오픈 루프 경로로 보상하여 추가 위상 지연 없이 정확한 이득을 확보한다. 오픈 루프와 클로즈드 루프 경로가 전류와 입력쌍을 공유함으로써 전력 소모를 줄이고, 공정·전압·온도(PVT) 변화에 강인한 성능을 유지한다. 둘째, 부분적 예측 병렬 양자화(partially look-ahead parallel quantization)는 서브레인지 SAR ADC를 활용해 증폭과 변환을 병렬로 수행한다. 이 방식은 레지듀 스윙 증가나 추가 위상 도입 없이 변환 속도를 향상시키며, 저비용 오프셋 보정 회로로 후단 ADC의 포화를 방지한다. 이 연구는 복잡한 디지털 보정 없이 안정적이고 효율적인 고속·고해상도 ADC 구현 가능성을 보여주었으며, 11.4 fJ/conv-step(FoMW), 167.5 dB(FoMS)로 기존 대비 우수한 FoM 성능을 달성했다.