전시회명 : ICCAD(International Conference on Computer-Aided Design)

전시장소 : Munich, Germany

참가일자 : 2025/10/27

참가자 : 포항공과대학교 통합과정 전자전기공학과 최정현 (지도교수 강석형)

전시품명 : SubtreeLU: High-Performance Parallel Sparse LU Factorization for Circuit Simulation

참관내용 : 본 논문은 SPICE 회로 시뮬레이션에서 많은 시간을 차지하는 sparse linear system의 LU 분해 문제를 해결하기 위해 SubtreeLU 프레임워크를 제안한다. 기존 병렬화 가속 연구(CKTSO)가 가진 의존성 과대 평가와 동기화 오버헤드 문제를 seperator tree 축소를 통한 구조 단순화, partial pivoting, 스레드 간 독립적 동작 및 균형 유지, supernode 활용 등의 방법으로 개선했다. 또한 다양한 회로에 대한 실험을 통해 빠른 분해/재분해 속도를 입증했으며 이는 추후 SPICE를 활용한 연구에서 시뮬레이션의 성능을 대폭 향상하고 실행 시간을 단축할 수 있는 효과적인 방법을 제시했음에 의미가 있다.

행렬 연산의 복잡도를 어떤 방식으로 극복하고 회로 설계 분야에 적용할 수 있는지 알 수 있는 연구였다. GPU 가속을 위한 데이터 구조와 조건 처리 및 동기화의 복잡한 과정을 상대적으로 간단한 개념의 LU 분해를 통해 확인함으로써 해당 분야 연구를 위한 수학적 능력과 병렬화에 대한 통찰력 있는 분석의 필요성을 느낄 수 있었다.

특이사항 : Speeding and Learning for Achieving 2D and 3D Design Closure 세션에서 발표

전시회명 : ICCAD(International Conference on Computer-Aided Design)

전시장소 : Munich, Germany

참가일자 : 2025/10/28

참가자 : 포항공과대학교 통합과정 전자전기공학과 최정현 (지도교수 강석형)

전시품명 : Efficient Analytical Placement Algorithm with Hybrid Fence Region Constraints Using Non-Newtonian Fluid Model

참관내용 : 배치(Placement)는 다중 전력 도메인과 영역 제약 조건을 충족하는 것을 목표로 하는 단계로 본 논문에서는 Hybrid Fence Region Constraints를 비뉴턴유체로 모델링하여 Analytic placement를 수행하는 알고리즘을 제시했다. 기존 ePlace와 같은 논문 또한 물리적 특성을 모델링한 electrostatic system을 통해 문제를 해결했으나 fence region과 같은 영역 제한 조건의 경우 제대로 배치가 수행되지 않는다는 문제가 제시되었다. 본 논문은 비뉴턴유체에서 물체 속도에 비례하는 반발력이 생긴다는 점에서 착안해 기존 electrostatic wirelength 기반 방법론에 fence region 제약 문제 해결을 위한 반발력 모델을 효과적으로 결합했다. 실험 결과 학계 벤치마크에 대해 기존 솔버 대비 반복 횟수는 11~14% 감소했으며 산업 벤치마크에 대한 runtime의 경우는 7.8배 빨라졌다. 해당 연구는 placement에 물리학 지식을 접목해 반발력을 수식적으로 모델링하고 기존 프레임워크에 성공적으로 결합 및 개선한 우수한 사례로 EDA 분야의 발전을 위해 다방면의 연구 및 협업이 필요함을 강조한다.

특이사항 : How to Become a Better “Physical Designer”: Novel Tweaks on Mapping, Partitioning and Placement 세션에서 발표

전시회명 : ICCAD(International Conference on Computer-Aided Design)

전시장소 : Munich, Germany

참가일자 : 2025/10/29

참가자 : 포항공과대학교 통합과정 전자전기공학과 최정현 (지도교수 강석형)

전시품명 : GenEDA: Towards Generative Netlist Functional Reasoning via Cross-Modal Circuit Encoder-Decoder Alignment

참관내용 : 파운데이션 모델은 컴퓨터 비전을 비롯한 여러 분야에서 성공을 거두었지만 여전히 EDA 분야에 직접적으로 사용되기에는 충분하지 않다. 이는 사전 학습 기반의 인코더와 디코더가 예측 및 생성이라는 제한된 작업에만 사용되며, 서로 독립적으로 동작하기 때문이다. GenEDA는 그래프 기반의 회로 표현과 LLM 기반 텍스트 표현 잠재공간을 효율적으로 연결하여 넷리스트와 관련된 하위 생성 작업들을 수행하는 프레임워크를 제시한다. 하위 생성 작업은 넷리스트의 specification 추론, RTL code 추론이 포함되며 각각은 BLEU, ROUGE-1/2/L 등의 기준으로 평가되며 GPT-4o를 사용한 성능 평가 방법을 함께 제시했다. 해당 부분에서 LLM의 블랙박스 특성으로 인해 평가 신뢰성 부분에서 문제가 있을 수 있으나 본 논문에서는 보조적인 성능 지표 및 참고 수준으로만 해당 기준을 사용했다. 하지만 실제 연구 과정에서 AI의 답변을 어느정도 신뢰할 것인지는 조금 더 고려해야 할 필요가 있다고 생각한다. 또한 하위 생성 작업 중 하나로 제시된 넷리스트에서 RTL의 고수준 표현 복원은 최근 ICCAD2025 contest에 나온 Hardware Trojan Detection에도 적용될 수 있는 등, 넷리스트 파운데이션 모델의 필요성을 잘 보여주고 있다.

특이사항 : Multimodal and Generative Intelligence for EDA 세션에서 발표