전시회명 : ICCAD(International Conference on Computer-Aided Design)

전시장소 : 독일 뮌헨

참가일자 : 2025/10/27

참가자 : 포항공과대학교 통합과정 전자전기공학과 최원준 (지도교수 김병섭)

전시품명: DIVE: Dynamic Information-Guided Variable Expansion for Deeper Analog Circuit Optimization

참관내용: 본 논문은 아날로그 회로 schematic 설계 단계에서 중요한 튜닝 과정 중 하나인 트랜지스터 사이징을 자동화하는 방법론 중 하나로 DIVE (Dynamic Information-Guided Variable Expansion)를 제시한다. DIVE는 정보이론에 기반한 접근방식이며, 높은 정보량을 가지고 있는 설계 변수부터 점진적으로 탐색하여 조정함으로써 최적화를 하는 프레임워크이다. 

복수의 아날로그 회로 설계에서 기존 최적화 방식 대비 최대 21.11배 더 적은 simulation iteration 횟수를 요구함과 동시에 SoTA 대비 2.69배 더 높은 성능의 회로설계 결과물을 실험에서 달성하였으며, 실제 회로 디자이너의 설계 과정을 모방하여 점진적인 최적화 전략을 새로운 패러다임으로 제시하고 있다.

전시회명 : ICCAD(International Conference on Computer-Aided Design)

전시장소 : 독일 뮌헨

참가일자 : 2025/10/28

참가자 : 포항공과대학교 통합과정 전자전기공학과 최원준 (지도교수 김병섭)

전시품명: ZeroSIM: Zero-Shot Analog Circuit Evaluation with Unified Transformer Embeddings

참관내용: 본 논문은 인공지능 모델에 아날로그 회로를 학습시키는 연구의 일환으로, 설계된 아날로그 회로의 성능평가를 기존 SPICE 시뮬레이션 대신 인공지능 모델 추론을 통해 구하는 방법론인 ZEROSIM을 제안한다. ZEROSIM은 트랜스포머 기반 모델로, 기존에 보지 못한 회로 topology에 대해서도 추가적인 fine-tuning 과정 요구 없이 zero-shot으로 추론이 가능하다는 장점을 가지고 있다.

본 논문에서 제시하는 모델은 실험 결과, 기존 work 대비 더 낮은 MAPE와 높은 Accuracy를 보이고 있으며, 강화학습 기반 sizing 최적화 알고리즘에 적용 시 SPICE 시뮬레이션 대비 약 13배 더 빠른 수렴 속도를 달성하였다. 해당 결과로부터, 제시된 모델을 활용함으로써 회로설계 과정에서의 병목 중 하나인 iteration을 통한 회로 schematic 최적화 과정의 시간 단축을 꾀할 수 있음을 짐작할 수 있다.

전시회명 : ICCAD(International Conference on Computer-Aided Design)

전시장소 : 독일 뮌헨

참가일자 : 2025/10/29

참가자 : 포항공과대학교 통합과정 전자전기공학과 최원준 (지도교수 김병섭)

전시품명: MM-GRADE: A Multi-Modal EDA Tool Documentation QA Framework Leveraging Retrieval Augmented Generation

참관내용: 반도체 설계가 점차 미세화되고 복잡해짐으로써, EDA tool의 사용법 또한 이에 대응하기 위하여 다양한 기능들이 추가되고 있다. EDA 설계 tool의 복잡성 증대는 설계 디자이너의 양성에 있어 진입장벽으로 작용하며, 이를 해소할 수 있는 수단이 요구된다. 본 논문은 반도체 회로 설계에 사용되는 EDA tool의 사용에서의 진입장벽을 낮추기 위한 QA 프레임워크인 MM-GRADE를 제시한다.

MM-GRADE는 multi-modal RAG (Retrieval-Augmented Generation) 구조의 프레임워크로, 효과적인 관련 자료 검색을 위해 BHNM (bilevel hard negative mining) 전략과 VLLM (Vision Large Language Model)을 활용한다. OpenROAD 기반으로 구축한 mulit-modal QA benchmark인 ORD-MMBench에서 테스트 결과, 제시한 RAG 모델이 기존 모델 대비 우수한 답변 품질을 보여주었다.

전시회명 : ICCAD(International Conference on Computer-Aided Design)

전시장소 : 독일 뮌헨

참가일자 : 2025/10/30

참가자 : 포항공과대학교 통합과정 전자전기공학과 최원준 (지도교수 김병섭)

전시품명: Foundation Models and EDA

참관내용: 다양한 회로 설계 영역에서의 자동화 알고리즘을 구축하기 위한 시도가 현재 이뤄지고 있으며, 이중 뉴럴넷 기반 알고리즘을 접목하는 시도가 가장 활발히 이뤄지고 있다. 본 워크숍에선 EDA (Electronic Design Automation) 내 다양한 application에 적용할 수 있는 회로설계 특화 파운데이션 모델을 구축하는 것에 대하여 앞으로의 발전 방향에 대해 논의하는 자리를 가졌다.

EDA 특화 foundation model의 추론 품질 향상 및 scalability를 높이는 데에 있어 극복해야 할 challenge들에 대해 논하고, 이에 대해 해결 방법을 토의하는 과정을 진행하였다.