전시회명

IEDM(International Electron Devices Meeting)

전시장소

미국 샌프란시스코

부스 No.

해당 시

참가일자

25.12.06 – 25.12.10

참가자

소속대학

포항공과대학교

학위과정

석사과정

학기

2학기

소속학과

전자전기공학과

이름

유지태

지도교수

백록현

전시품명

Short course 및 Technical session

참관내용

25.12.07 : Short course-2 참석

기업들이 AI 타겟 제품을 중심으로 칩렛/이종집적/advanced packaging을 강화하고, DRAM/3D NAND의 미세화·고적층 한계를 공정·재료 혁신으로 돌파하려는 시도를 이어가고 있었음. 향후에는 시스템반도체 관점에서 병목(메모리/전력/인터커넥트/신뢰성)이 어디서 생기는지를 먼저 정의하고, 그 병목을 실제로 줄이는 개선점 중심으로 정리해 접근할 필요가 있다고 느꼈음.

25.12.08 ~ 25.12.10 : Technical session 참석

관심이 있는 ferroelectric 관련 technical session 위주로 참관을 진행하였는데, 해당 session들에서 HZO 등 ferroelectric 물질이 차세대 메모리에서 새로운 기능을 가능하게 한다는 점을 확인하였음. 또한 2-tier 1T1C 3D FeRAM의 수평 적층, 2T-nC 구조의 수백 레이어 확장 가능성 등 집적 방향이 점차 구체화되고 있음을 확인하였음. 한편 3 nm HZO FeCap의 저전압 스위칭과 CMOS 위 집적을 통한 비휘발 SRAM 구현이 제시되었고, 유체 임프린트가 FeRAM 읽기 신뢰성에 미치는 영향을 나노스케일에서 직접 관측한 결과도 소개되었음. 더불어 1 nm HZO FTJ에서의 높은 on-state 전류, 높은 2Pr 기반의 응용 가능성까지 논의되면서 성능·신뢰성·응용 범위가 넓어지는 흐름이 뚜렷했음. 이를 시스템반도체 관점에서 정리하면, 각 성과가 실제 시스템 병목을 얼마나 줄이는지로 연결해 해석하는 것이 중요하다고 느꼈음. 따라서 전력·전압(구동/리콜), 집적도(면적/층 수), 읽기 신뢰성(임프린트/히스토리 의존), CMOS 공정 호환성 같은 지표로 구조화해 제품 수준의 개선점으로 정리할 필요가 있음.