논문 발표일 2025-09-09 발표장소 뮌헨공대 부스 No. A3L-F

참가자 KAIST 이의경(지도교수: 권경하)

연구주제명 A 0.16 ppm/°C Voltage Reference with On-Chip Self-Heating and Highly Flexible Auto-Calibration High-Order Compensation

연구내용 이 논문은 시스템반도체에서 핵심적인 아날로그 IP인 전압 기준 회로의 성능 향상과 비용 절감을 동시에 달성한 연구임. 주요 기술적 진전으로는 On-chip 자체 가열 시스템을 통해 실온에서만으로도 2점 보정이 가능하여 기존 대비 보정 비용을 크게 절감하였음. 고차 온도 보상 회로의 자동 보정 기능으로 공정 변동과 모델 부정확성 문제를 해결하였으며, 55nm CMOS와 180nm BCD 공정에서 각각 0.16 ppm/°C, 0.45 ppm/°C의 우수한 온도 계수를 달성함. 시스템반도체 관점에서 고정밀 ADC/DAC 시스템의 성능 향상에 직접적으로 기여하는 핵심 아날로그 IP 기술이며, 자동차, IoT, 헬스케어 등 정밀 센싱이 요구되는 시스템반도체 응용 분야에 필수적임. 제조 비용 절감(10-20% → 저비용)으로 양산성과 경쟁력을 확보하였음. 개선점으로는 보정 과정의 완전 자동화로 생산성을 향상시켰으며, 다양한 공정 노드 호환성 확보로 제품 포트폴리오 확장이 가능함. 시스템 온칩(SoC) 통합 시 외부 보정 장비가 불필요하여 시스템 복잡도를 감소시킬 수 있음.

논문 발표일 2025-09-10 발표장소 뮌헨공대 부스 No. B3L-G

참가자 KAIST 이의경(지도교수: 권경하)

연구주제명 A 23.5-fJ/b/dB 15.2-Gb/s/pin Switched-Capacitor-Driven On-Chip Link with Half-VDD DC Biasing and ISI Mitigation

연구내용 이 논문은 시스템반도체의 고속 온칩 통신 링크 기술 향상 연구임. 주요 기술적 진전으로는 스위치드 커패시터 구동(S-CDI) 방식으로 기존 한계를 극복하였음. 듀얼 커패시터로 VDD/2 안정 바이어스 유지와 신호 부스팅을 동시에 구현하였으며, 더 작은 커패시터로 동일 성능을 달성하여 대역폭을 26.8% 향상시켰음. ISI 완화 및 FFE 지원으로 손실이 큰 채널에서도 안정적 고속 통신이 가능하며, 28nm에서 15.2 Gb/s, 23.5 fJ/b/dB 에너지 효율을 달성함. 시스템반도체 관점에서 고성능 SoC 내부 통신 핵심 기술이며, CPU-GPU, 메모리-프로세서 간 고속 데이터 전송에 직접 활용됨. AI 가속기, 모바일 AP 등 데이터 집약적 칩에 필수적이며, 316 Gb/s·mm²/μm² 정규화 속도로 면적 효율성을 극대화함. 설계/제조 최적화 측면에서 단일 종단 신호로 핀 효율을 2배 향상시켰으며(차동 신호 대비), 외부 바이어싱 회로가 불필요하여 시스템 복잡도를 감소시켰음. 기존 대비 10dB 이상 높은 삽입 손실 환경에서도 우수한 성능을 보임. 개선점으로는 완전 자율적 DC 바이어싱으로 설계 안정성을 확보하였으며, 다양한 데이터 패턴(PRBS7/15/31) 지원으로 실제 시스템 적용성을 향상시켰음. 특히 HBM, 칩렛, AI 가속기 등 차세대 고대역폭 시스템반도체의 핵심 인프라 기술로 평가됨.

논문 발표일 2025-09-11 발표장소 뮌헨공대 부스 No. C2L-D

참가자 KAIST 이의경(지도교수: 권경하)

연구주제명 A 12.9 fA/rtHz Power-Efficient High-Dynamic-Range Current Front-end for Light-to-Digital Conversion

연구주제명 고성능 빛-디지털 변환 기술

연구내용 이 논문은 시스템반도체의 고성능 빛-디지털 변환 기술 향상 연구임. 주요 기술적 진전으로는 Multi-sample line fitting 기법으로 기존 CDS 방식의 한계를 극복하였음. kT/C 노이즈 억제 및 고주파 OTA 열잡음의 노이즈 폴딩 문제를 해결하였으며, 오버샘플링과 라인 피팅으로 √N/12× 열잡음 감소 효과를 달성함. Gain-boosted folded-cascode OTA 설계로 노이즈를 최소화하였으며, 대형 입력 소자로 플리커/열잡음을 최소화하면서 높은 전류 효율성(gm/ID)을 유지함. 모든 상하단 트랜지스터 디제너레이션으로 전류원 플리커 노이즈를 억제하였음. 28nm 공정에서 12.9 fA/rtHz 최저 IRN, 119.4 dB 고DR을 달성하였으며, 0.646 fA²·W/Hz 전력 효율성으로 기존 대비 5배 향상됨. 시스템반도체 관점에서 바이오 신호 획득 SoC 핵심 아날로그 IP 기술이며, PPG, 형광 센서 기반 웨어러블/IoT 헬스케어 디바이스에 직접 활용됨. 심박, 혈당, 산소포화도 등 생체 신호 모니터링 칩에 필수적이며, 멀티채널 통합 (4채널)으로 센서 융합 시스템 구현이 가능함. 하나의 SAR ADC로 다중 광센서 인터페이싱이 가능하여 시스템 집적도를 향상시켰음. 2.80 pW~2.40 μW의 6차수 광강도 범위를 지원하여 다양한 응용을 커버하며, 저전력 고성능 특성으로 배터리 구동 의료기기에 최적화됨. 채널당 3.88 mW로 연속 모니터링이 가능한 전력 수준임. 개선점으로는 Current DAC가 불필요하여 시스템 복잡도 및 노이즈 기여도를 감소시켰으며, Configurable 피드백 커패시터/게인으로 다양한 센서 적응성을 확보함. 완전 온칩 솔루션으로 외부 바이어스 회로가 불필요하여 제조 비용을 절감함. 특히 차세대 디지털 헬스케어, 스마트 콘택트렌즈, 임플란터블 의료기기 등 초저전력 고정밀 광센싱이 요구되는 시스템반도체의 핵심 IP로 평가됨.